FPGA设计指南：器件、工具和流程的目录

网上有关“FPGA设计指南：器件、工具和流程的目录”话题很是火热，小编也是针对FPGA设计指南：器件、工具和流程的目录寻找了一些与之相关的一些信息进行分析，如果能碰巧解决你现在面临的问题，希望能够帮助到您。

第1章　概论

1.1　什么是FPGA

1.2　FPGA为什么令人感兴趣

1.3　FPGA的用途

1.4　本书内容

1.5　本书不包括什么

1.6　读者对象

第2章　基本概念

2.1　FPGA的核心

2.2　简单的可编程功能

2.3　熔丝连接技术

2.4　反熔丝技术

2.5　掩模编程器件

2.6　PROM

2.7　基于EPROM的技术

2.8　基于EEPROM的技术

2.9　基于闪存的技术

2.10　基于SRAM的技术

2.11　小结

第3章　FPGA的起源

3.1　相关的技术

3.2　晶体管

3.3　集成电路

3.4　SRAM/DRAM和微处理器

3.5　SPLD和CPLD

3.5.1　PROM

3.5.2　PLA

3.5.3　PAL和GAL

3.5.4　其他可编程选择

3.5.5　CPLD

3.5.6　ABEL、CUPL、PALASM、JEDEC等

3.6　专用集成电路（门阵列等）

3.6.1　全定制

3.6.2　Micromatrix和Micromosaic

3.6.3　门阵列

3.6.4　标准单元器件

3.6.5　结构化ASIC

3.7　FPGA

3.7.1　FPGA平台

3.7.2　FPGA-ASIC 混合

3.7.3　FPGA厂商如何设计芯片

第4章　FPGA结构的比较

4.1　一点提醒

4.2　一些背景信息

4.3　反熔丝与SRAM与其他

4.3.1　基于SRAM的器件

4.3.2　以SRAM为基础器件的安全问题和解决方案

4.3.3　基于反熔丝的器件

4.3.4　基于EPROM的器件

4.3.5　基于E2PROM/FLASH的器件

4.3.6　FLASH-SRAM混合器件

4.3.7　小结

4.4　细粒、中等微粒和粗粒结构

4.5　MUX与基于LUT的逻辑块

4.5.1　基于MUX的结构

4.5.2　基于LUT的结构

4.5.3　基于MUX还是基于LUT

4.5.4　3、4、5或6输入LUT

4.5.5　LUT与分布RAM与SR

4.6　CLB、LAB与slices

4.6.1　Xlilinx 逻辑单元

4.6.2　Altera逻辑部件

4.6.3　slicing和dicing

4.6.4　CLB和LAB

4.6.5　分布RAM和移位寄存器

4.7　快速进位链

4.8　内嵌RAM

4.9　内嵌乘法器、加法器、MAC等

4.10　内嵌处理器核（硬的和软的）

4.10.1　硬微处理器核

4.10.2　软微处理器核

4.11　时钟树和时间管理器

4.11.1　时钟树

4.11.2　时钟管理器

4.12　通用I/O

4.12.1　可配置I/O标准

4.12.2　可配置I/O阻抗

4.12.3　核与I/O电压

4.13　吉比特传输

4.14　硬IP、软IP和固IP

4.15　系统门与实际的门

4.16　FPGA年

第5章　FPGA编程（配置）

5.1　引言

5.2　配置文件

5.3　配置单元

5.4　基于反熔丝的FPGA

5.5　基于SRAM的FPGA

5.5.1　迅速的过程欺骗了眼睛

5.5.2　对嵌入式（块）RAM、分布RAM编程

5.5.3　多编程链

5.5.4　器件的快速重新初始化

5.6　使用配置端口

5.6.1　FPGA作为主设备串行下载

5.6.2　FPGA作为主设备并行下载

5.6.3　FPGA作为从设备并行下载

5.6.4　FPGA作为从设备串行下载

5.7　使用JTAG端口

5.8　使用嵌入式处理器

第6章　谁在参与游戏

6.1　引言

6.2　FPGA和FPAA提供商

6.3　FPNA 提供商

6.4　全线EDA提供商

6.5　专业FPGA和独立EDA提供商

6.6　使用专门工具的FPGA设计顾问

6.7　开源、免费和低成本的设计工具

第7章　FPGA与ASIC设计风格

7.1　引言

7.2　编码风格

7.3　流水线和逻辑层次

7.3.1　什么是流水线

7.3.2　电子系统中的流水线

7.3.3　逻辑层次

7.4　异步设计实践

7.4.1　异步结构

7.4.2　组合回路

7.4.3　延迟链

7.5　时钟考虑

7.5.1　时钟域

7.5.2　时钟平衡

7.5.3　门控时钟与使能时钟

7.5.4　PLL和时钟调节电路

7.5.5　跨时钟域数据传输的可靠性

7.6　寄存器和锁存器考虑

7.6.1　锁存器

7.6.2　具有“置位”和“复位”输入的触发器

7.6.3　全局复位和初始化条件

7.7　资源共享（时分复用）

7.7.1　使用它或者放弃它

7.7.2　其他内容

7.8　状态机编码

7.9　测试方法学

第8章　基于原理图的设计流程

8.1　往昔的时光

8.2　EDA初期

8.2.1　前端工具，如逻辑仿真

8.2.2　后端工具如版图设计

8.2.3　CAE + CAD = EDA

8.3　简单的原理图驱动ASIC设计流程

8.4　简单（早期）的原理图驱动FPGA设计流程

8.4.1　映射

8.4.2　包装

8.4.3　布局和布线

8.4.4　时序分析和布局布线后仿真

8.5 平坦的原理图与分层次的原理图

8.5.1　沉闷的扁平原理图

8.5.2　分等级（基于模块）的原理图

8.6　今天的原理图驱动设计流程

第9章　基于HDL的设计流程

9.1　基于原理图流程的问题

9.2　基于HDL设计流程的出现

9.2.1　不同的抽象层次

9.2.2　早期基于HDL的ASIC设计流程

9.2.3　早期基于HDL的FPGA设计流程

9.2.4　知道结构的FPGA流程

9.2.5　逻辑综合与基于物理的综合

9.3　图形设计输入的生活

9.4　绝对过剩的HDL

9.4.1　Verilog HDL

9.4.2　VHDL和VITAL

9.4.3　混合语言设计

9.4.4　UDL/I

9.4.5　Superlog 和 SystemVerilog

9.4.6　SystemC

9.5　值得深思的事

9.5.1　担心，非常担心

9.5.2　串行与并行多路复用器

9.5.3　小心锁存器

9.5.4　聪明地使用常量

9.5.5　资源共用考虑

9.5.6　还有一些不可忽视的内容

第10章　FPGA设计中的硅虚拟原型

10.1　什么是硅虚拟原型

10.2　基于ASIC的SVP方法

10.2.1　门级SVP（由快速综合产生）

10.2.2　门级SVP（由基于增益的综合产生）

10.2.3　团簇SVP

10.2.4　基于RTL的SVP

10.3　基于FPGA的SVP

10.3.1　交互式操作

10.3.2　增量式布局布线

10.3.3　基于RTL的FPGASVP

第11章　基于C/C++等语言的设计流程

11.1 传统的HDL设计流程存在的问题

11.2 C对C++与并行执行对顺序执行

11.3 基于SystemC的设计流程

11.3.1 什么是SystemC以及它从哪里来

11.3.2 SystemC 1.0

11.3.3 SystemC 2.0

11.3.4 抽象级

11.3.5 基于SystemC设计流程的可选方案

11.3.6　要么喜爱它，要么讨厌它

11.4　基于增强型C/C++的设计流程

11.4.1　什么是增强型C/C++

11.4.2　可选择的增强型C/C++设计流程

11.5　基于纯C/C++的设计流程

11.6　综合的不同抽象级别

11.7　混合语言设计和验证环境

第12章　基于DSP的设计流程

12.1　DSP简介

12.2　可选择的DSP实现方案

12.2.1　随便选一个器件，不过不要让我看到是哪种器件

12.2.2　系统级评估和算法验证

12.2.3　在DSP内核中运行的软件

12.2.4　专用DSP硬件

12.2.5　与DSP相关的嵌入式FPGA资源

12.3　针对DSP的以FPGA为中心的设计流程

12.3.1　专用领域语言

12.3.2　系统级设计和仿真环境

12.3.3　浮点与定点表示

12.3.4　系统/算法级向RTL的转换（手工转换）

12.3.5　系统/算法级向RTL的转换（自动生成）

12.3.6　系统/算法级向C/C++的转换

12.3.7　模块级IP环境

12.3.8　别忘了测试平台

12.4　DSP与VHDL/Verilog混合设计环境

第13章　基于嵌入式处理器的设计流程

13.1　引言

13.2　硬核与软核

13.2.1　硬核

13.2.2　微处理器软核

13.3　将设计划分为硬件和软件部分

13.4　硬件和软件的世界观

13.5　利用FPGA作为自身的开发环境

13.6　增强设计的可见性

13.7　其他一些混合验证方法

13.7.1　RTL（VHDL或Verilog）

13.7.2　C/C++、SystemC等

13.7.3　硬件模拟器中的物理芯片

13.7.4　指令集仿真器

13.8　一个相当巧妙的设计环境

第14章　模块化设计和增量设计

14.1　将设计作为一个大的模块进行处理

14.2　将设计划分为更小的模块

14.2.1　模块化设计

14.2.2　增量设计

14.2.3　存在的问题

14.3　总有其他办法

第15章　高速设计与其他PCB设计注意事项

15.1　开始之前

15.2　我们都很年轻，因此

15.3　变革的时代

15.4　其他注意事项

15.4.1　高速设计

15.4.2　信号完整性分析

15.4.3　SPICE与IBIS

15.4.4　起动功率

15.4.5　使用内部末端阻抗

15.4.6　串行或并行处理数据

第16章　观察FPGA的内部节点

16.1　缺乏可见性

16.2　使用多路复用技术

16.3　专用调试电路

16.4　虚拟逻辑分析仪

16.5　虚拟线路

16.5.1　问题描述

16.5.2　虚拟线路解决方案

第17章　IP

17.1　IP的来源

17.2　人工优化的IP

17.2.1　未加密的RTL级IP

17.2.2　加密的RTL级IP

17.2.3　未经布局布线的网表级IP

17.2.4　布局布线后的网表级IP

17.3　IP核生成器

17.4　综合资料

第18章　ASIC设计与FPGA设计之间的移植

18.1　可供选择的设计方法

18.1.1　只做FPGA设计

18.1.2　FPGA之间的转换

18.1.3　FPGA到ASIC的转换

18.1.4　ASIC到FPGA的转换

第19章　仿真、综合、验证等设计工具

19.1　引言

19.2　仿真（基于周期、事件驱动等）

19.2.1　什么是事件驱动逻辑仿真器

19.2.2　事件驱动逻辑仿真器发展过程简述

19.2.3　逻辑值与不同逻辑值系统

19.2.4　混合语言仿真

19.2.5　其他延迟格式

19.2.6　基于周期的仿真器

19.2.7　选择世界上最好的逻辑仿真器

19.3　综合（逻辑/HDL综合与物理综合）

19.3.1　逻辑/HDL综合技术

19.3.2　物理综合技术

19.3.3　时序重调、复制及二次综合

19.3.4　选择世界上最好的综合工具

19.4　时序分析（静态与动态）

19.4.1　静态时序分析

19.4.2　统计静态时序分析

19.4.3　动态时序分析

19.5　一般验证

19.5.1　验证IP

19.5.2　验证环境和创建testbench

19.5.3　分析仿真结果

19.6　形式验证

19.6.1　形式验证的不同种类

19.6.2　形式验证究竟是什么

19.6.3　术语及定义

19.6.4　其他可选的断言/属性规范技术

19.6.5　静态形式验证和动态形式验证

19.6.6　各种语言的总结

19.7　混合设计

19.7.1　HDL语言到C语言的转换

19.7.2　代码覆盖率

19.7.3　性能分析

第20章　选择合适的器件

20.1　丰富的选择

20.2　要是有选型工具就好了

20.3　工艺

20.4　基本资源和封装

20.5　通用I/O接口

20.6　嵌入式乘法器、RAM等

20.7　嵌入式处理器核

20.8　吉比特I/O能力

20.9　可用的IP

20.10　速度等级

20.11　轻松的注解

第21章　吉比特收发器

21.1　引言

21.2　差分对

21.3　多种多样的标准

21.4　8bit/10bit编码等

21.5　深入收发器模块内部

21.6　组合多个收发器

21.7　可配置资源

21.7.1　逗号检测

21.7.2　差分输出摆幅

21.7.3　片内末端电阻

21.7.4　预加重

21.7.5　均衡化

21.8　时钟恢复、抖动和眼图

21.8.1　时钟恢复

21.8.2　抖动和眼图

第22章　可重配置计算

22.1　可动态重配置逻辑

22.2　可动态重配置互连线

22.3　可重配置计算

第23章　现场可编程节点阵列

23.1　引言

23.2　算法评估

23.3　picoChip公司的picoArray技术

23.3.1　一个理想的picoArray应用：无线基站

23.3.2　picoArray设计环境

23.4　QuickSilver公司的ACM技术

23.4.1　设计混合节点

23.4.2　系统控制器节点、输入输出节点及其他节点

23.4.3　空间与时间分割

23.4.4　在ACM上创建和运行程序

23.4.5　还有更多的内容

23.5　这就是硅，但与我们知道的并不相同

第24章　独立的设计工具

24.1　引言

24.2　ParaCore Architect

24.2.1　产生浮点处理功能模块

24.2.2　产生FFT功能模块

24.2.3　基于网络的接口

24.3　Confluence系统设计语言

24.3.1　一个简单的例子

24.3.2　还有更多的功能

24.3.3　免费评估版本

24.4　你是否具有这种工具

第25章　创建基于开源的设计流程

25.1　如何白手起家创办一家FPGA设计工作室

25.2　开发平台：Linux

25.3　验证环境

25.3.1　Icarus Verilog

25.3.2　Dinotrace和GTKWave

25.3.3　Covered代码覆盖率工具

25.3.4　Verilator

25.3.5　Python

25.4　形式验证

25.4.1　开源模型检查

25.4.2　基于开源的自动推断

25.4.3　真正的问题是什么

25.5　访问公共IP元件

25.5.1　OpenCores

25.5.2　OVL

25.6　综合与实现工具

25.7　FPGA开发板

25.8　综合材料

第26章　FPGA未来的发展

26.1　一种担忧

26.2　下一代结构和技术

26.2.1　十亿晶体管级器件

26.2.2　超快速I/O

26.2.3　超快速配置

26.2.4　更多的硬IP

26.2.5　模拟与混合信号器件

26.2.6　ASMBL与其他结构

26.2.7　不同的结构粒度

26.2.8　ASIC结构中的嵌入式FPGA内核

26.2.9　ASIC和FPGA结构中嵌入FPNA内核或者相反

26.2.10　基于MRAM的器件

26.3　设计工具

26.4　期待意外的发生

附录

附录A 信号完整性简介

附录B　深亚微米延迟效应

附录C　线性移位寄存器

电路交换与分组交换的区别 (越详细越好!)

罗克韦尔自动化网络---以太网（EntherNet）

以太网连接数据高速公路、DH485、RIO和厂区通信网络，执行TCP/IP协议。它利用罗克韦尔和微软公司的成熟技术和数据库实现系统信息的集成。

在信息层已经组成可以通过以太网TCP/IP协议连通PLC-5可编程序控制器、网关、人机接口和软件至信息系统。

ISDN即综合业务数字网，目前中国电信推出的“一线通”业务是窄带综合业务数字网（N-ISDN），该网可以把各种电信业务（电话、电报、传真、数据图象等）综合在同一个网内处理并传输，并可在不同的业务终端之间实现互通。用户只要用 一个电话端口即可实现电话、传真与图象的同时传送。用户可以经过一根电话线 ，一边在因特网（INTERNET）上漫游，一边打电话，或者一边发传真，因此被称“一线通”，使用64kb/s至128kb/s的带宽电路还可以为您提供多媒体业务。并且，用户终端的设备十分便宜。现在，ISDN网上已开发了多种类型的业务。真正实现了“一线多能 万事皆通”。

ISDN的特点：

高速：上网速度64KB/s-128KB/s,更快于modem；

多能：通过一条普通用户线，连接8个相同或不同的终端；允许2个终端同时通信：边上网边打电话，两部电话同时使用，边上网边发传真；还可实现语音数据传真桌面会议局域互联网租用专线的备分等；

“一线通”业务应用

一线二用：可以实现一条普通电话线上连接的两部终端同时使用，可边上网边打电话，边上网边发传真，或者两部计算机同时上网，两部电话同时通话。

高速上网：支持64k-128k的速率接入中国计算机互联网CHINANET和中国公众多媒体通信网CNINFO(实际接入速率与网络状况有关)。

“一线通”业务还可提供桌面会议电视系统、租用数据专线备份、局域网互联等应用。并能确保数据传输的准确、畅通和安全。具有低价、高速、实时，方便的特点。此外还可提供多用户号码，用户子地址，主叫线识别提供，主叫线识别限制，被叫线识别提供，被叫线识别限制，呼叫转移等补充业务。

用户/网络接口

ISDN采用两种标准的用户/网络接口，即基本速率接口（BRI）和基群速率接口（PRI）。

1.基本速率接口：是把现有电话网的普通用户作为“一线通”用户线而规定的接口，即2B+D接口，B信道为64kbit/s。

2.基群速率接口：主要面向会议电视等高速通信业务，为企业用户或集团用户提供服务的接口可提供速率为2.048Mbit/s或1.544Mbit/s的通信如30B+D接口，B信道为64kbit/s,D信道为64kbit/s。

ATM基本原理

目 录

ATM技术概述

1.1引言

在现代社会中,人们需要传递和处理的信息量越来越大,信息的种类也越来越多,其中对会议电视,高速数据传输,远程教学,VOD等宽带新业务的需求正迅速增长.原来的各种网络都只能传输一种业务,如电话网只能提供电话业务,数据通信网只能提供数据通信业务.这种情况对于用户和网络运营者来说都是不方便和不经济的,人们因此提出了ISDN(Integrated Services Digital Network)的概念,希望能够用一种网络来传送各种业务.

ISDN的概念是于1972年提出的,由于当时的技术和业务需求的限制,首先提出的是窄带ISDN(N-ISDN).目前N-ISDN技术已经非常成熟,世界上已经有了许多比较成熟的N-ISDN网.但是由于N-ISDN存在着带宽有限,业务综合能力有限,中继网种类繁多,对新业务的适应性差等局限性, 要求人们提出有更大的灵活性,更宽的带宽,更强的业务综合能力的新网络.自80年代以来,一些与通信相关的基础技术,如微电子,光电子技术等的发展和光纤的传输距离和传输容量的提高,为新网络的实现提供了基础.

就是在这种环境下,出现了宽带ISDN(B-ISDN).B-ISDN能够满足:①提供高速传输业务的能力.②网络设备与业务特性无关.③信息的转移方式与业务种类无关.为了研究开发适应B-ISDN的传输模式,人们提出了很多种解决方案,如多速率电路交换,帧中继,快速分组交换等.最后得到了一个最适合B-ISDN的传输模式——ATM(Asynchronous Transfer Mode).

ATM技术作为B-ISDN的核心技术,已经由ITU-T于1992年规定为B-ISDN统一的信息转移模式.ATM技术克服了电路模式和分组模式的技术局限性,采用光通信技术,提高了传输质量,同时,在网络节点上简化操作,使网络时延减小,而且采取了一系列其它技术,从而达到了B-ISDN的要求.

1.2 ATM信元(Cell)

ATM信元是ATM传送信息的基本载体.ATM信元采用了固定长度的信元格式,只有53字节,其中5个字节为信头,其余的48个字节为信元净荷.信元的主要功能为确定虚通道,并完成相应的路由控制.

ATM信元的格式如图1-1所示:

图1-1 ATM信元

信头内容在UNI(用户网络接口)和NNI(网络节点接口)略有区别,主要由以下几部分构成:

GFC:一般流量控制,4比特.只用于UNI接口,目前置为"0000"将来可能用于流量控制.

VPI:虚通道标识,其中NNI为12比特,UNI为8比特.

VCI:虚通路标识,16比特,标识虚通道内的虚通路,VCI与VPI组合起来标识一个虚连接.

PTI:净荷类型指示,3比特,用来指示信元类型,如表1所示.

表1 净负荷类型

编码

意义

000

用户数据信元无拥塞 SDU类型=0

001

用户数据信元无拥塞 SDU类型=1

010

用户数据信元 拥塞 SDU类型=0

011

用户数据信元 拥塞 SDU类型=1

100

分段OAM信息流相关信元

101

端到端OAM信息流相关信元

110

RM信元 资源管理用

111

保留

CLP:信元丢失优先级,1比特.用于信元丢失级别的区别,CLP是1,表示该信元为低优先级,是0则为高优先级,当传输超限时,首先丢弃的是低优先级信元.

HEC:信头差错控制,8比特,监测出有错误的信头,可以纠正信头中1比特的错误.HEC还被用于信元定界.

下面附上UNI信元信头预赋值(表2)和NNI信元信头预赋值(表3),信元信头预赋值用于区别ATM层使用的信元和物理层使用的信元.

表2 UNI ATM信元信头预赋值

八位组1

八位组2

八位组3

八位组4

用法

GFC

VPI

VCI

PT

CLP

0

0

0

0

1

空闲信元

0

0

0

100

1

物理层OAM信元

P

0

0

PPP

1

预留给物理层

GFC

0

0

XXX

0

无赋值信元

Y

0

XXX

0/1

无效信元

×

0

0001

0AA

C

无信令

×

0

0010

0AA

C

广播信令

×

0

0101

0AA

C

点到点信令

×

0

0011

0A0

A

段OAM F4

×

0

0100

0A0

A

端到端OAM F4

×

0

0110

110

A

VP资源管理

×

0

0111

0AA

A

保留VP未来功能

×

0

1SSS

0AA

A

保留未来功能

×

000000000001

SSSS

0AA

A

保留未来功能

×

Z

100

A

段OAM F5

×

Z

101

A

端到端OAM F5

×

Z

110

A

VC资源管理

×

Z

111

A

保留VC未来功能

注: P 留给物理层使用 X 任意值 X=0时为本地

A 由ATM层使用 Y 除0外任意值

C 始端为0,可由网络改变 S(SSS) 0(000)-1(111)任意值

Z 除0,011,0100,0110,0111外的任意值

表3 NNI ATM信元信头预赋值

八位组1

八位组2

八位组3

八位组4

用法

VPI

VCI

PTI

CLP

0

0

0

1

空闲信元

0

0

100

1

物理层OAM信元

0

0

PPP

1

预留给物理层

0

0

X

0

无赋值信元

Y

0

X

0/1

无效信元

X

0

0101

0AA

C

NNI信令

X

0

0011

0A0

C

段OAM F4信元

X

0

0100

0A0

C

端到端OAM F4

X

0

0110

110

A

VP资源管理

X

0

0111

0AA

A

保留VP未来功能

X

0

1SSS

0AA

A

保留未来功能

X

000000000001

SSSS

0AA

A

保留未来功能

X

Y

100

A

段OAM F5信元

X

Y

101

A

端到端OAM F5

X

Z

110

A

VC资源管理

X

Y

111

A

保留VC未来功能

注: P 留给物理层使用 X 任意值X=0时为本地

A 由ATM层使用 Y 除0外的任意值

C 始端为0,由网络改变 Z 除0,0110外的任意值

S(SSS) 0(000)-1(111)的任意值

ATM信元中信头的功能比分组交换中分组头的功能大大简化了,不需要进行逐链路的差错控制.只进行端到端的差错控制,HEC只负责信头的差错控制,另外只用VPI,VCI标识一个连接,不需要源地址,目的地址和包序号,信元顺序由网络保证.

1.3 B-ISDN参考模型

B-ISDN的协议参考模型如图1-2所示.它包括一个用户平面,一个控制平面和一个管理平面.用户平面主要提供用户信息流的传输,以及相应的控制 ( 如流量控制,差错控制 ) .控制平面主要是完成呼叫控制和连接控制的功能,通过处理信令来建立,管理和释放呼叫与连接.管理平面提供两种功能,即层管理和面管理功能.面管理完成与整个系统相关的管理功能,并提供所有平面间的协调功能.层管理完成与协议实体内的资源和参数相关的管理功能,处理与特定的层相关的操作和管理(OAM)信息流.

图1-2 B-ISDN协议参考模型

用户平面又分为物理层,ATM层,AAL层及高层,其各层间的数据传输如图1-3所示.下面介绍各层功能.

1.3.1 物理层

物理层是承运信息流的载体,物理层有传输会聚TC和物理媒体连接两个子层.

传输会聚TC子层

TC子层负责将ATM信元嵌入正在使用的传输媒体的传输帧中,或相反从传输媒体的传输帧中提取有效的ATM层信元.ATM层信元嵌入传输帧的过程如下:ATM信元解调(缓存)信头差错控制HEC产生信元定界传输帧适配传输帧生成.从传输帧中提取有效ATM

图1-3 ATM网络协议分层之间的数据传输

层信元的过程如下:传输帧接收传输帧适配信元定界信头差错控制HEC检验ATM信元排队.传输会聚TC子层的主要功能是信元定界和信头差错控制HEC.

(2)物理媒体主要由ITU-T和ATM F建议的规范执行,共有以下类型的连接:

基于直接信元传输的连接

基于PDH网传输的连接

基于SDH网传输的连接

直接信元光纤传输

UTOPIA接口(通用测试和运行物理接口)

管理和监控信息流OAM传输接口

1.3.2 ATM层

ATM层利用物理层提供的信元(53字节)传送功能,向外部提供传送ATM业务数据单元(48字节)的功能.ATM业务数据部分(ATM-SDU)是任意的48字节长的数据段,它在ATM层中成为ATM信元的负载区部分.如图1-3所示.

1.3.3 AAL层

AAL层的主要作用是将高层的用户信息分段装配成信元,吸收信元延时抖动和信元丢失,并进行流量控制和差错控制.网络只提供到ATM层为止的功能.AAL层的功能由用户本身提供,或由网络与外部的接口提供.

AAL用于增强ATM层的能力,以适合各种特定业务的需要.这些业务可能是用户业务,也可能是控制平面和管理平面所需的功能业务.在ATM层上传送的业务可能有很多种,但根据三个基本参数来划分,可分为四类业务.三个参数是:源和目的之间的定时要求,比特率要求和连接方式.业务类划分为A,B,C,D四类.

A 类 : 固定比特率(CBR)业务:ATM适配层1(AAL1),支持面向连接的业务,其比特率固定,常见业务为64Kbit/s话音业务,固定码率非压缩的视频通信及专用数据网的租用电路.

B类: 可变比特率(VBR)业务:ATM适配层2(AAL2).支持面向连接的业务, 其 比特率是可变的.常见业务为压缩的分组语音通信和压缩的视频传输.该业务具有传递介面延迟物性, 其原因是接收器需要重新组装原来的非压缩语音和视频信息.

C类: 面向连接的数据服务:AAL3/4.该业务为面向连接的业务,适用于文件传递和数据网业务,其连接是在数据被传送以前建立的.它是可变比特率的,但是没是介面传递延迟.

D 类:无连接数据业务:常见业务为数据报业务和数据网业务. 在传递数据前, 其连接不会建立.AAL3/4或AAL5均支持此业务.

参数,业务类别和相应的AAL适配类型可由图1-4所示.

业务

参数

A类

B类

C类

D类

源和目的定时

需要

不需要

比特率

固定

可变

连接方式

面向连接

无连接

AAL类型

AAL 1

AAL 2

AAL 3

AAL 4

AAL 5

用户业务举例

电路仿真

运动图象视频声频

面向连接数据传输

无连接数据传输

服务质量

QoS1

QoS2

QoS3

QoS4

注:

AAL1:恒定比特率实时业务适配协议 AAL2:可变比特率实时业务适配协议

AAL3/4:数据业务传送适配协议 AAL5:高效数据业务传送适配协议

图1-4 业务分类,AAL类型和服务质量

各种ATM服务类型的特性比较如表4所示.

表4 ATM服务类型的特性比较

服务特性

CBR

rt-VBR

nrt-VBR

ABR

UBR

带宽保证

是

是

是

可选

不

适用于实时通信

是

是

不

不

不

适用于突发通信

不

不

是

是

是

有关于拥塞的反馈

不

不

不

是

不

根据ATM层传送业务量的要求,ITU-T和ATMF按业务要求的比特率各自提出了业务的分类.相互关系可参见图1-5.

图1-5 ATM层承载业务分类方式

恒定比特率CBR(constant bit rate)主要用来模仿铜线或者光导纤维.没有差错校验,没有流量控制,也没有其余的处理.这个类别在当前的电话系统和将来的B-ISDN系统中作了一个比较圆滑的过渡,因为话音级的PCM通道,T1电路以及其余的电话系统都使用恒定速率的同步数据传输.

可变比特率VBR(variable bit rate)被划分为两个子组别,分别是为实时传输和非实时传输而设立的.RT-VBR主要用来描述具有可变数据流并且要求严格实时的服务,比如交互式的压缩视频(例如电视会议).NRT-VBR用于主要是定时发送的通信场合,在这种场合下,一定数量的延迟及其变化是可以被应用程序所忍受的,如电子邮件.

可用比特率ABR(available bit rate)术语是为带宽范围已大体知道的突发性信息传输而设计的.ABR是唯一一种网络会向发送者提供速度反馈的服务类型.当网络中拥塞发生时会要求发送者减小发送速率.假设发送者遵守这些请求,采用ABR通信的信元丢失就会很低.运行着的ABR有点象等待机会的机动旅客:如果有空余的座位(空间),机动的旅客就会无延迟地被送到空余座位处;如果没有足够的容量,他们就必须等待(除非有些最低带宽是可用的).

未指定比特率UBR(unspecified bit rate)不做任何承诺,对拥塞也没有反馈,这种类型很适合于发送IP数据报.如果发生拥塞,UBR信元也会被丢弃,但是并不给发送者发送反馈,也不给发送者希望放慢速度的期望.

以上各层的功能与协议参考模型的关系如表5所示.

表5 B-ISDN各层的功能与协议参考模型的关系

高层

高层功能

AAL层

CS子层

会聚功能,即将业务数据变换成CS数据单元

SAR子层

分段与重组,在此层以信元为单位对CS数据分段或重组

ATM层

通用流量控制

信头头的产生/提取

信元VP/VC变换

信元复用与分解

物理层

TC子层

信元速率解耦

HEC信头序列产生/检验

信元定界

传输帧适配

传输帧产生/恢复

PM子层

比特定时

物理媒体

1.4 ATM标准

ATM标准主要是由国际电信联盟ITU-T开发和制定的.ATMF主要目的是通过可互操作的技术规范,加速ATM产品的开发和扩展.

用于ATM交换系统,由ITU-T提供的协议可参见图1-6,至今为止,有关的建议还在继续研究和制订过程中.尤其是关于多媒体信令的建议,当前大致完成能力集CS-1的部分,即关于点到点的基本呼叫连接控制.能力集CS-2即扩展到点到多点,并增附加业务参量,服务质量QoS等控制功能的协议族,部分已通过,部分等待审议,部分需重新制订.能力集CS-3即能实现ATM交换全部六种连接类型的信令协议族,尚在研究过程中.

ATMF所制定的技术规范集中在宽带互连接口B-ICI;各类物理层接口,如DS1,DS3,E1,E3,155.52Mbit/S,622.08Mbit/S和通用测试和运行物理接口Utopia等;各类互通接口,如局域网仿真,电路仿真和帧中继仿真等;ATM用户网络接口技术规范,用户网络接口信令UNI 4.0;专用网络网络接口PNNI等.此外还制订了相应的测试规范.

1.5 ATM地址格式

ATM有3种地址格式.如图1-7所示.第1字节指明该地址是3种地址格式中的哪一种.数据国家代码(DCC)有20字节长,是基于OSI地址格式的;第2和第3字节指明国家;第4字节给出了基于地址部分的格式,其他包括3字节指明权限,2字节指明域(domain),1字节指明区域,还有6字节的地址,以及其他一些信息项.在国际代号设计码(IC)地址格式中,第2和第3字节指定一个国际组织,而不是国家;地址的其余部分和格式与第1种相同.另一种是旧的使用15位十进制数的ISDN电话号码(ITU-T E.164)作为地址的格式.

图1-7 ATM地址格式

图1-7中:AFI——格式标识符(缺省)

DCC——2个字节的数据国家代码

DFI——1个字节,与特定区域相关的格式标识符

AA——3个字节的管理授权标志

RD——2个字节的路由区域标识

Area——2个字节的地区标识

ES1——6个字节的末端系统标识,它实际是IEEE 802规定的MAC地址

Sel——1字节的网络访问点(NSAP)选择标识

ICD——2字节 的国际代号设计码

E.164——8字节的综合业务数字网(ISDN)中的电话号码

第二章 ATM交换原理

ATM交换技术是ATM网络技术的核心.交换结构的性能将决定ATM网络的性能和规模.交换机设计的方法将影响交换吞吐量,信元阻塞,信元丢失和交换延时等,交换结构不仅影响交换机的性能和扩展特性,而且也影响交换机支持广播方式和点到点方式的能力.

现代通信网中广泛应用的交换方式有两种:电路交换方式和分组交换方式.电路交换方式包括传统电路交换,多速率电路交换,快速电路交换等,分组交换方式包括帧交换,帧中继,快速分组交换等.电路交换方式适用于话音等实时性业务,而分组交换方式适用于数据业务.在综合业务环境下,不同业务对网络的要求不同,电路交换方式和分组交换方式都不能满足综合业务环境下的使用要求.ATM交换技术是一种融合了电路交换方式和分组交换方式优点而形成的新型交换方式.

2.1 ATM交换的特点

ATM交换具有以下特点:

(1)采用统计时分复用

传统的电路交换中用STM(Synchronous Transfer Mode)方式将来自各种信道上的数据组成帧格式,每路信号占固定比特位组,在时间上相当于固定的时隙,即属于同步时分复用.在ATM方式中保持了时隙的概念,但是采用统计时分复用的方式,取消了STM中帧的概念,在ATM时隙中存放的实际上是信元.

(2)以固定长度(53字节)的信元为传输单位,响应时间短

ATM的信元长度比X.25网络中的分组长度要小得多,这样可以降低交换节点内部缓冲区的容量要求,减少信息在这些缓冲区中的排队时延,从而保证了实时业务短时延的要求.

(3)采用面向连接并预约传输资源的方式工作

在ATM方式中采用的是虚电路形式,同时在呼叫过程向网络提出传输所希望使用的资源.考虑到业务具有波动的特点和网络中同时存在连接的数量,网络预分配的通信资源小于信源传输时的峰值速率(PCR).

(4)在ATM网络内部取消逐段链路的差错控制和流量控制,而将这些工作推到了网络的边缘

X.25运行环境是误码率很高的频分制模拟信道,所以X.25执行逐段链路的差错控制.又由于X.25无法预约网络资源,任何链路上的数据量都可能超过链路的传输能力,因此X.25需要逐段链路的流量控制.而ATM协议运行在误码率较低的光纤传输网上,同时预约资源保证网络中传输的负载小于网络的传输能力,ATM将差错控制和流量控制放到网络边缘的终端设备完成.

(5)ATM支持综合业务

ATM充分综合了电路交换和分组交换的优点,既具有电路交换"处理简单"的特点,支持实时业务,数据透明传输,在网络内部不对数据作复杂处理,采用端-端通信协议;又具有分组交换的特点,如支持可变比特率业务,对链路上传输的业务采用统计时分复用等.所以ATM支持话音,数据,图象等综合业务.

2.2 VP/VC交换

在ATM中一个物理传输通道被分成若干的虚通路VP(Virtual Path),一个VP又由上千个虚通道VC(Virtual Channel)所复用.ATM信元的交换既可以在VP级进行,也可以在VC级进行.虚通路VP和虚通道VC都是用来描述ATM信元单向传输的路由.每个VP可以用复用方式容纳多达65536个VC,属于同一VC的信元群拥有相同的虚通道识别符VCI(VC Identifier),属于同一VP的不同VC拥有相同的虚通路识别符VPI,VCI 和VPI都作为信元头的一部分与信元同时传输.传输通道,虚通路VP,虚通道VC是ATM中的三个重要概念,其关系如图2-1所示.

图2-1 传输通道,虚通路VP,虚通道VC的关系

ATM的呼叫接续不是按信元逐个地进行选路控制,而是采用分组交换中虚呼叫的概念,也就是在传送之前预先建立与某呼叫相关的信元接续路由,同一呼叫的所有信元都经过相同的路由,直至呼叫结束.其接续过程是:主叫通过用户网络接口UNI发送一个呼叫请求的控制信号,被叫通过网络收到该控制信号并同意建立连接后,网络中的各个交换节点经过一系列的信令交换后就会在主叫与被叫之间建立一条虚电路.虚电路是用一系列VPI/VCI表示的.在虚电路建立过程中,虚电路上所有的交换节点都会建立路由表,以完成输入信元VPI/VCI值到输出信元VPI/VCI值的转换.

虚电路建立起来以后,需要发送的信息被分割成信元,经过网络传送到对方.若发送端有一个以上的信息要同时发送给不同的接收端,则可建立到达各自接收端的不同虚电路,并将信元交替送出.

在虚电路中,相邻两个交换节点间信元的VCI/VPI值保持不变.此两点间形成一条VC链,一串VC链相连形成VC连接VCC(VC Connection).相应地,VP链和VP连接VPC也以类似的方式形成.

VCI/VPI值在经过ATM交换节点时,该VP交换点根据VP连接的目的地,将输入信元的VPI值改为新的VPI值赋予信元并输出,该过称为VP交换.可见VP交换完成将一条VP上所有的VC链路全部送到另一条VP上,而这些VC链路的VCI值保持不变(如图2-2所示).VP交换的实现比较简单,往往只是传输通道的某个等级数字复用线的交叉连接.

图2-2 VP交换

VC交换要和VP交换同时进行,因为当一条VC链路终止时,VP连接(即VPC)就终止了,这个VPC上的所有VC链路将各自执行交换过程,加到不同方向的VPC中去.如图2-3所示.

图2-3 VC交换过程

2.3 ATM交换原理

ATM交换结构应该能够完成两方面基本功能,一是空间交换,即将信元从一条传输线上交换到另一条上,又叫路由选择;另一功能是时间交换,即将信元从一个时隙转移到另一时隙.下面介绍ATM交换的原理.

ATM交换机从基本构成上可分为接口模块,交换模块,和控制模块,如图2-4所示.

图2-4 ATM交换机的功能模块

接口模块位于交换机的边缘,为交换机提供对外的接口.接口模块可分为两大类,一类是ATM接口模块,提供标准的,ATM接口;另一类是业务接口模块,提供与具体业务相关的接口.

ATM接口模块完成物理层,ATM层的功能.业务接口模块完成业务接口处理,AAL层和ATM层的功能.业务接口的处理包括物理层,数据链路层甚至更高层的功能,如业务数据帧结构的识别,分离或组装用户数据和信令.业务信令经过分析转换为ATM信令,由交换机的控制模块进行处理,业务数据则根据不同的业务类型,进行不同类型的ATM适配.

交换模块是整个交换机的核心模块,它提供了信元交换的通路,通过交换模块的两个基本功能(排队和选路),将信元从一个端口交换到另一个端口上去,从一个VP/VC交换到另一个VP/VC.交换模块还完成一定的流量控制功能,主要是优先级控制和ABR业务的流量控制.

控制模块是交换机的中央枢纽,它完成ATM信元处理,资源管理和流量控制中的连接接纳控制,以及设备管理,网络管理等功能,在实现时,设备管理和网管多在外接的管理维护平台上完成.

2.4 基本排队机制

ATM交换结构的基本排队机制有输入排队,输出排队和中央排队.如图2-5所示.

图2-5 基本排队方式

2.4.1 输入排队

在这种情况下采用如图2-5所示的方法来解决输入端可能出现的竞争问题.在煤炭输入线上设置队列,对信元进行排队,由一个仲裁机构根据各输出线的忙闲,输入队列的状态,交换传输媒体的状态来决定那些队列中的信元可以进行交换.输入排队的特点有:

①存在信头阻塞(HOL),如线1队列上的第一个信元要到出线2上,若出线忙,队列的第一个信元出不去,则它后面的信元的出线即使空着,这些信元也不能输出,这就是信头阻塞(HOL).HOL降低了交换传输媒体的利用效率.

②需要专门的仲裁机制.仲裁机制越复杂,交换传输媒体的利用率就越高,但系统的实现就越复杂.

③从队列本身的结构和实现方法来看,输入队列是比较简单的,可以用简单的FIFO来实现,对存储器速度的要求较低.

2.4.2 输出排队

输出排队中,交换传输媒体本身可保证输入的任一个信元都可以被交换到输出端,但输出线的速率是有限的,所以要在输出端进行排队,解决输出线的竞争.输出队列有以下特点.

①输出队列的控制比较简单,在输出队列中,只需判断信元的目的输出线,由交换传输媒体将信元放到相应的输出队列中就可以了.

②输出队列本身的管理比较简单.输出队列可以由FIFO实现,担它要求存储器的速度较高,极端的情况是,N个入线的信元都要求输出到同一条出线,为保证无信元丢失,要求存储器的写速率是入线速率的总和.

③输出队列的利用率较低.为达到同样的信元丢失率,输出队列要求更大的存储空间,因为一个输出队列只为一个输出线利用,每个队列都需要按照最坏的情况设计存储容量.

2.4.3 中央排队

中央排队机制中,交换传输媒体分为两部分,队列设在两个交换传输媒体中间,所有入线和出线共用一个缓冲器,所有信元都经过这一个缓冲器进行缓存.

中央排队的特点是:

①存储管理复杂.由于存储器不再由一个输入,输出线所用,所以队列不能用简单的FIFO实现,而必须用随机寻址的存储器来实现,还有一套复杂的管理机制.

②存储器利用率高.由于存储器有所有虚连接共享,相当于对每一个输入,输出线都有一个长度可变的队列.

③对存储器的速度要求是三种方式中最高的.输入,输出端的存储器读写速度都必须是所有的端口速率之和.

2.5 共享存储器交换机的模型

2.5.1 ATM交换结构

ATM交换结构(Switching Fabric)是ATM交换单元的核心.大型交换机的交换单元由多个交换结构互连而成,小的交换机有单个交换结构构成.ATM交换结构分为时分交换结构和空分交换结构两种,下面分别介绍.

2.5.1.1 时分交换结构

在时分交换结构中,各接口以时分复用的方式共享一条通信媒体.根据媒体不同,可分为共享总线和共享存储器两种.时分交换结构的交换能力受到共享媒体的限制,但是由于每个

电路交换与分组交换的区别 ：

1、电路交换：因为通信线路为通信两方用户专用，数据直达。所以数据传输的时延非常小。

分组交换：不须要为通信双反预先建立一条专用的通信线路。不存在连接建立时延，用户可随时发送分组。

2、电路交换：通信两方之间的物理通路一旦建立。两方能够随时通信，实时性强。两方通信时按发送顺序传送数据，不存在失序问题。

分组交换：通信双反不是固定的战友一条通信线路，而是在不同的时间一段一段地部分占有这条物理通路，因而大大提高了通信线路的利用率。

3、电路交换：电路交换既适用于传输模拟信号，也适用于传输数字信号。电路交换的交换设备及控制均比较简单。

分组交换：因为采用存储转发方式，加之交换节点具有路径选择。当某条传输线路故障时可选择其它传输线路。提高了传输的可靠性。

电路交换：

电路交换（CS:circuit switching）是通信网中最早出现的一种交换方式，也是应用最普遍的一种交换方式，主要应用于电话通信网中，完成电话交换，已有100多年的历史。

电话通信的过程是：首先摘机，听到拨号音后拨号，交换机找寻被叫，向被叫振铃同时向主叫送回铃音，此时表明在电话网的主被叫之间已经建立起双向的话音传送通路；

当被叫摘机应答，即可进入通话阶段；在通话过程中，任何一方挂机，交换机毁拆除已建立的通话通路，并向另一方送忙音提示挂机，从而结束通话。

从电话通信过程的描述可以看出，电话通信分为三个阶段：呼叫建立、通话、呼叫拆除。电话通信的过程，即电路交换的过程，因此，相应的电路交换的基本过程可分为连接建立、信息传送和连接拆除三个阶段。

电路交换特点：

1、信息传送的最小单位是时隙。

2、面向连接。

3、同步时分复用。

4、信息传送无差错控制。

5、基于呼叫损失的流量控制。

6、信息具有透明性。电路交换的特征:　((电路交换中电路可能是固定存在的，也可以是根据需要建立的。)

一旦电路建立，通信双方的所有资源（包括线路资源）均用于本次通信，除了少量的传输延迟之外，不再有其他延迟，具有较好的实时性。从电路交换的工作原理看出，电路交换会占用固定带宽，因而限制了在线路上的流量以及连接数量。

电路交换设备简单，无需提供任何缓存装置。用户数据透明传输，要求收发双方自动进行速率匹配。

由于电路交换对线路资源的独占性，使得通信过程中，数据传输可靠、迅速、数据不会丢失，基本不会出现抖动现象，通信可靠性高，延时也非常小，仅仅是电磁信号传输时所花费的延时。

分组交换：

在通信过程中，通信双方以分组为单位、使用存储-转发机制实现数据交互的通信方式，被称为分组交换。

分组交换也称为包交换，它将用户通信的数据划分成多个更小的等长数据段，在每个数据段的前面加上必要的控制信息作为数据段的首部，每个带有首部的数据段就构成了一个分组。首部指明了该分组发送的地址，当交换机收到分组之后，

将根据首部中的地址信息将分组转发到目的地，这个过程就是分组交换。能够进行分组交换的通信网被称为分组交换网。

分组交换的本质就是存储转发，它将所接受的分组暂时存储下来，在目的方向路由上排队，当它可

以发送信息时，再将信息发送到相应的路由上，完成转发。其存储转发的过程就是分组交换的过程。

分组交换特点：

1、信息传送的最小单位是分组。分组由组头和用户信息组成，分组头含有选路和控制信息。

2、面向连接（逻辑连接）和无连接两种工作方式。虚电路采用面向连接的工作方式，数据报是无连接工作方式。

3、统计时分复用（动态分配带宽）。统计时分复用的基本原理是把时间划分为不等长的时间片，长短不同的时间片就是传送不同长度分组所需的时间，

对每路通信没有固定分配时间片，而是按需使用。这就意味着使用这条复用线传送分组时间的长短，由此可见统计时分复用是动态分配带宽的。

4、信息传送为有差错控制。分组交换是专门为数据通信网设计的交换方式，数据业务的特点是可靠性要求高，对实时性要求没有电话通信高，因而在分组交换中为保证数据信息的可靠性，设有CRC校验、重发等差错控制机制，以满足数据业务特性的需求。

5、信息传送不具有透明性。分组交换对所传送的数据信息要进行处理，如拆分、重组信息等。

6、基于呼叫延迟制的流量控制。在分组交换中，当数据流量较大时，分组排队等待处理，而不像电路交换那样立即呼损掉，因此其流量控制基于呼叫延迟。

扩展资料：

电路交换缺点：

1、电路交换平均连接建立时间对计算机通信来说较长。

2、电路交换家里连接后，物理通路被通信双方独占，即使通信线路空闲，也不能供其他用户使用，因而信道利用率低。

3、电路交换时，数据直达，不同类型，不同规格，不同速率的终端很难相互进行通信，也难以在通信过程中进行差错控制。

分组交换缺点：

1、由于数据进入交换节点后要经历存储转发这一过程，从而引起的转发时延（包括接受分组、检验正确性、排队、发送时间等），而且网络的通信量越大，造成的时延就越大，实时性较差。

2、分组交换只适用于数字信号。

3、分组交换可能出现失序，丢失或重复分组，分组到达目的节点时，对分组按编号进行排序等工作，增加了麻烦。

参考资料：

电路交换-百度百科

分组交换-百度百科

关于“FPGA设计指南：器件、工具和流程的目录”这个话题的介绍，今天小编就给大家分享完了，如果对你有所帮助请保持对本站的关注！